מערך שערים הניתן לתכנות בשטח XC6SLX75-2FGG484C

• משפחת ספרטן-6:

1. Spartan-6 LX FPGA: אופטימיזציה של לוגיקה
2. Spartan-6 LXT FPGA: קישוריות טורית במהירות גבוהה

• עוצב עבור עלות נמוכה

1. בלוקים משולבים יעילים מרובים
2. בחירה אופטימלית של תקני קלט/פלט
3. רפידות מדורגות
4. חבילות פלסטיק מחוברות בחוט בנפח גבוה

• הספק סטטי ודינמי נמוך

1. תהליך 45 ננומטר מותאם לעלות ולצריכת חשמל נמוכה
2. מצב כיבוי שינה ללא צריכת חשמל
3. מצב השהייה שומר על המצב והתצורה עם התעוררות מרובת פינים ושיפור בקרה
4. מתח ליבה נמוך יותר של 1.0V (FPGAs LX, 1L- בלבד)
5. מתח ליבה בעל ביצועים גבוהים של 1.2V (FPGAs LX ו-LXT, דרגות מהירות -2, -3 ו- -3N)

• בנקי ממשק SelectIO™ רב-מתחיים ורב-סטנדרטים

1. קצב העברת נתונים של עד 1,080 מגה-ביט לשנייה לכל קלט/פלט דיפרנציאלי
2. כונן פלט לבחירה, עד 24 מיליאמפר לפין
3. סטנדרטים ופרוטוקולים של 3.3V עד 1.2VI/O
4. ממשקי זיכרון HSTL ו-SSTL בעלות נמוכה
5. תאימות להחלפה חמה
6. קצבי שינוי קלט/פלט מתכווננים לשיפור שלמות האות

• משדרי-מקלט טוריים GTP במהירות גבוהה ב-FPGAs LXT

1. עד 3.2 ג'יגה-ביט לשנייה
2. ממשקים במהירות גבוהה הכוללים: Serial ATA, Aurora, ‏1G Ethernet, ‏PCI Express, ‏OBSAI, ‏CPRI, ‏EPON, ‏GPON, ‏DisplayPort ו-XAUI

• בלוק קצה משולב עבור תכנוני PCI Express (LXT)
• תמיכה בטכנולוגיית PCI® בעלות נמוכה התואמת למפרט 33 מגה-הרץ, 32 ו-64 סיביות.
• פרוסות DSP48A1 יעילות

1. אריתמטיקה ועיבוד אותות בעלי ביצועים גבוהים
2. מכפיל מהיר של 18 x 18 וצבר של 48 סיביות
3. יכולת צינורות וחיבור מדורגים
4. מוסיף מקדים לסיוע ביישומי סינון

• בלוקים משולבים של בקר זיכרון

1. תמיכה ב-DDR, DDR2, DDR3 ו-LPDDR
2. קצבי נתונים של עד 800 מגה-ביט לשנייה (רוחב פס שיא של 12.8 ג'יגה-ביט לשנייה)
3. מבנה אפיק רב-פורטים עם FIFO עצמאי להפחתת בעיות תזמון תכנון

• משאבי לוגיקה רבים עם קיבולת לוגית מוגברת

1. תמיכה אופציונלית באוגר הזזה או ב-RAM מבוזר
2. LUTs יעילים בעלי 6 כניסות משפרים את הביצועים וממזערים את צריכת החשמל
3. LUT עם שני כפכפים ליישומים ממוקדי צינור

• זיכרון RAM בטווח רחב של גרגיריות

1. זיכרון RAM מהיר בלוק עם אפשרות כתיבת בתים
2. בלוקים של 18 קילו-בייט הניתנים לתכנות אופציונלית כשני זיכרון RAM עצמאי של 9 קילו-בייט

• אריחי ניהול שעון (CMT) לשיפור ביצועים

1. רעש נמוך, שעון גמיש
2. מנהלי שעון דיגיטליים (DCM) מבטלים הטיה של השעון ועיוות מחזור עבודה
3. לולאות נעולות פאזה (PLLs) עבור שעון עם ריצוד נמוך
4. סינתזת תדרים עם כפל, חילוק והסטת פאזה בו זמנית
5. שש עשרה רשתות שעון גלובליות בעלות הטיה נמוכה

• תצורה פשוטה, תומכת בתקנים זולים

1. תצורת זיהוי אוטומטי של 2 פינים
2. תמיכה רחבה של צד שלישי ב-SPI (עד x4) ובפלאש NOR
3. פלטפורמת הבזק Xilinx עשירה בתכונות עם JTAG
4. תמיכה ב-MultiBoot לשדרוג מרחוק עם זרמי סיביות מרובים, באמצעות הגנת watchdog

• אבטחה משופרת להגנה על עיצוב

1. מזהה DNA ייחודי של התקן לאימות עיצוב
2. הצפנת זרם סיביות AES במכשירים גדולים יותר

• עיבוד משובץ מהיר יותר עם מעבד MicroBlaze™ משופר ובעלות נמוכה
• עיצובים מובילים בתעשייה בתחום ה-IP והיחוס