XC6SLX25-2FTG256C FPGA – מערך שערים הניתן לתכנות בשטח. המפעל אינו מקבל הזמנות למוצר זה כרגע.
♠ תיאור מוצר
| מאפיין מוצר | ערך התכונה |
| יַצרָן: | קסילינקס |
| קטגוריית מוצר: | FPGA - מערך שערים הניתן לתכנות בשטח |
| RoHS: | פרטים |
| סִדרָה: | XC6SLX25 |
| מספר אלמנטים לוגיים: | 24051 LE |
| מספר כניסות/יציאות: | 186 קלט/פלט |
| מתח אספקה - מינימום: | 1.14 וולט |
| מתח אספקה - מקסימום: | 1.26 וולט |
| טמפרטורת הפעלה מינימלית: | 0 מעלות צלזיוס |
| טמפרטורת הפעלה מקסימלית: | + 85 מעלות צלזיוס |
| קצב נתונים: | - |
| מספר משדרים: | - |
| סגנון הרכבה: | SMD/SMT |
| חבילה/מארז: | FBGA-256 |
| מותג: | קסילינקס |
| זיכרון RAM מבוזר: | 229 קילו-ביט |
| זיכרון RAM משובץ - EBR: | 936 קילו-ביט |
| תדירות פעולה מקסימלית: | 1080 מגהרץ |
| רגיש לחות: | כֵּן |
| מספר בלוקי מערך לוגיקה - LABs: | מעבדה משנת 1879 |
| מתח אספקה בהפעלה: | 1.2 וולט |
| סוג מוצר: | FPGA - מערך שערים הניתן לתכנות בשטח |
| כמות אריזה במפעל: | 1 |
| תת-קטגוריה: | מעגלים משולבים לוגיים ניתנים לתכנות |
| שם מסחרי: | ספרטני |
| משקל יחידה: | 21.576 גרם |
♠ סקירה כללית של משפחת ספרטן-6
משפחת Spartan®-6 מספקת יכולות אינטגרציה מובילות במערכות עם העלות הכוללת הנמוכה ביותר עבור יישומים בנפח גבוה. המשפחה בת שלושה עשר החברים מספקת צפיפויות מורחבות הנעות בין 3,840 ל-147,443 תאי לוגיקה, עם חצי מצריכת החשמל ממשפחות Spartan קודמות, וקישוריות מהירה ומקיפה יותר. משפחת Spartan-6, הבנויה על טכנולוגיית תהליך נחושת 45 ננומטר בוגרת בעלת צריכת חשמל נמוכה המספקת את האיזון האופטימלי בין עלות, צריכת חשמל וביצועים, מציעה לוגיקה חדשה ויעילה יותר, בעלת 6 כניסות, בעלת שני אוגרים, ומבחר עשיר של בלוקים מובנים ברמת המערכת. אלה כוללים זיכרון RAM של 18 קילו-בייט (2 x 9 קילו-בייט), פרוסות DSP48A1 מהדור השני, בקרי זיכרון SDRAM, בלוקים משופרים לניהול שעון במצב מעורב, טכנולוגיית SelectIO™, בלוקים של משדר-מקלט טורי במהירות גבוהה מותאמים לצריכת חשמל, בלוקים של נקודות קצה תואמות PCI Express®, מצבי ניהול צריכת חשמל מתקדמים ברמת המערכת, אפשרויות תצורה לזיהוי אוטומטי ואבטחת IP משופרת עם הגנה של AES ו-Device DNA. תכונות אלו מספקות אלטרנטיבה ניתנת לתכנות בעלות נמוכה למוצרי ASIC מותאמים אישית עם קלות שימוש חסרת תקדים. FPGAs Spartan-6 מציעים את הפתרון הטוב ביותר עבור עיצובי לוגיקה בנפח גבוה, עיצובי DSP מוכווני צרכן ויישומים משובצים רגישים לעלות. FPGAs Spartan-6 הם בסיס הסיליקון הניתן לתכנות עבור פלטפורמות עיצוב ממוקדות המספקות רכיבי תוכנה וחומרה משולבים המאפשרים למעצבים להתמקד בחדשנות ברגע תחילת מחזור הפיתוח שלהם.
• משפחת ספרטן-6:
• Spartan-6 LX FPGA: אופטימיזציה של לוגיקה
• Spartan-6 LXT FPGA: קישוריות טורית במהירות גבוהה
• עוצב עבור עלות נמוכה
• מספר בלוקים משולבים יעילים
• בחירה אופטימלית של תקני קלט/פלט
• רפידות מדורגות
• חבילות פלסטיק מחוברות בחוט בנפח גבוה
• הספק סטטי ודינמי נמוך
• תהליך 45 ננומטר מותאם לעלות ולצריכת חשמל נמוכה
• מצב כיבוי שינה ללא צריכת חשמל
• מצב השהייה שומר על המצב והתצורה עם התעוררות מרובת פינים ושיפור בקרה
• מתח ליבה נמוך יותר של 1.0V (FPGAs LX, 1L- בלבד)
• מתח ליבה בעל ביצועים גבוהים של 1.2V (FPGAs LX ו-LXT, דרגות מהירות -2, -3 ו- -3N)
• בנקי ממשק SelectIO™ רב-מתחיים ורב-סטנדרטים
• קצב העברת נתונים של עד 1,080 מגה-ביט לשנייה לכל קלט/פלט דיפרנציאלי
• יציאת כונן לבחירה, עד 24 מיליאמפר לפין
• סטנדרטים ופרוטוקולים של 3.3V עד 1.2VI/O
• ממשקי זיכרון HSTL ו-SSTL בעלות נמוכה
• תאימות להחלפה חמה
• קצבי שינוי קלט/פלט מתכווננים לשיפור שלמות האות
• משדרי-מקלט טוריים GTP במהירות גבוהה ב-FPGAs LXT
• עד 3.2 ג'יגה-ביט לשנייה
• ממשקים במהירות גבוהה הכוללים: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort ו-XAUI
• בלוק קצה משולב עבור תכנוני PCI Express (LXT)
• תמיכה בטכנולוגיית PCI® בעלות נמוכה התואמת למפרט 33 מגה-הרץ, 32 ו-64 סיביות.
• פרוסות DSP48A1 יעילות
• אריתמטיקה ועיבוד אותות בעלי ביצועים גבוהים
• מכפיל מהיר של 18 x 18 וצבר של 48 סיביות
• יכולת צינורות וחיבור מדורגים
• קדם-הוספה לסיוע ביישום המסנן
• בלוקים משולבים של בקר זיכרון
• תמיכה ב-DDR, DDR2, DDR3 ו-LPDDR
• קצבי נתונים של עד 800 מגה-ביט לשנייה (רוחב פס שיא של 12.8 ג'יגה-ביט לשנייה)
• מבנה אפיק רב-פורטים עם FIFO עצמאי להפחתת בעיות תזמון תכנון
• משאבי לוגיקה רבים עם קיבולת לוגית מוגברת
• תמיכה אופציונלית באוגר הזזה או ב-RAM מבוזר
• LUTs יעילים בעלי 6 כניסות משפרים את הביצועים וממזערים את צריכת החשמל
• LUT עם שני כפכפים ליישומים ממוקדי צינור
• זיכרון RAM בטווח רחב של גרגיריות
• זיכרון RAM מהיר בלוק עם אפשרות כתיבת בתים
• בלוקים של 18 קילו-בייט הניתנים לתכנות אופציונלית כשני זיכרון RAM עצמאי של 9 קילו-בייט
• אריחי ניהול שעון (CMT) לשיפור ביצועים
• רעש נמוך, שעון גמיש
• מנהלי שעון דיגיטליים (DCM) מבטלים הטיה של השעון ועיוות מחזור עבודה
• לולאות נעולות פאזה (PLLs) לשעון עם ריצוד נמוך
• סינתזת תדרים עם כפל, חילוק והסטת פאזה בו זמנית
• שש עשרה רשתות שעון גלובליות בעלות הטיה נמוכה
• תצורה פשוטה, תומכת בתקנים זולים
• תצורת זיהוי אוטומטי של 2 פינים
• תמיכה רחבה של SPI של צד שלישי (עד x4) ו-NOR flash
• פלטפורמת Xilinx Flash עשירה בתכונות עם JTAG
• תמיכה ב-MultiBoot לשדרוג מרחוק עם מספר זרמי סיביות, באמצעות הגנת watchdog
• אבטחה משופרת להגנה על עיצוב
• מזהה DNA ייחודי של התקן לאימות עיצוב
• הצפנת זרם סיביות AES במכשירים גדולים יותר
• עיבוד משובץ מהיר יותר עם מעבד MicroBlaze™ משופר ובעלות נמוכה
• עיצובים מובילים בתעשייה בתחום ה-IP והיחוס
