LCMXO640C-4TN144C FPGA – מערך שערים הניתן לתכנות בשטח 640 LUTS 113 קלט/פלט

לא נדיף, ניתן להגדרה מחדש ללא סוף

• הפעלה מיידית – הפעלה תוך מיקרו-שניות

• שבב יחיד, אין צורך בזיכרון תצורה חיצוני

• אבטחת עיצוב מעולה, ללא זרם סיביות ליירט

• הגדרה מחדש של לוגיקה מבוססת SRAM במילישניות

• ניתן לתכנת זיכרון SRAM וזיכרון לא נדיף דרך יציאת JTAG

• תומך בתכנות רקע של זיכרון לא נדיף

מצב שינה

• מאפשר הפחתה של זרם סטטי עד פי 100

שינוי תצורה של TransFR™‎ (TFR)

• עדכון לוגיקה בשטח בזמן פעולת המערכת

צפיפות קלט/פלט גבוהה ללוגיקה

• 256 עד 2280 LUT4s

• 73 עד 271 כניסות/יציאות עם אפשרויות חבילה נרחבות

• נתמך נדידת צפיפות

• אריזה ללא עופרת/תואמת RoHS

זיכרון משובץ ומבוזר

• עד 27.6 קילו-ביט של זיכרון RAM משובץ sysMEM™

• זיכרון RAM מבוזר של עד 7.7 קילו-ביט

• לוגיקת בקרה ייעודית של FIFO

מאגר קלט/פלט גמיש

• מאגר sysIO™ הניתן לתכנות תומך במגוון רחב של ממשקים:

– LVCMOS 3.3/2.5/1.8/1.5/1.2

– LVTTL

– PCI

– LVDS, Bus-LVDS, LVPECL, RSDS

רכיבי PLL של sysCLOCK™

• עד שני PLL אנלוגיים לכל מכשיר

• כפל, חילוק והסטת פאזה של שעון

תמיכה ברמת המערכת

• סריקת גבולות תקן IEEE 1149.1

• מתנד מובנה

• התקנים פועלים עם ספק כוח של 3.3V, 2.5V, 1.8V או 1.2V

• תכנות בתוך המערכת תואם IEEE 1532