מערך שערים ניתן לתכנות בשטח LCMXO2-4000HC-4TG144C 4320 LUTs 115 IO 3.3V 4 מהירויות
♠ תיאור מוצר
| מאפיין מוצר | ערך התכונה |
| יַצרָן: | סָרִיג |
| קטגוריית מוצר: | FPGA - מערך שערים הניתן לתכנות בשטח |
| RoHS: | פרטים |
| סִדרָה: | LCMXO2 |
| מספר אלמנטים לוגיים: | 4320 LE |
| מספר כניסות/יציאות: | 114 קלט/פלט |
| מתח אספקה - מינימום: | 2.375 וולט |
| מתח אספקה - מקסימום: | 3.6 וולט |
| טמפרטורת הפעלה מינימלית: | 0 מעלות צלזיוס |
| טמפרטורת הפעלה מקסימלית: | + 85 מעלות צלזיוס |
| קצב נתונים: | - |
| מספר משדרים: | - |
| סגנון הרכבה: | SMD/SMT |
| חבילה/מארז: | TQFP-144 |
| אריזה: | מַגָשׁ |
| מותג: | סָרִיג |
| זיכרון RAM מבוזר: | 34 קילו-ביט |
| זיכרון RAM משובץ - EBR: | 92 קילו-ביט |
| תדירות פעולה מקסימלית: | 269 מגהרץ |
| רגיש לחות: | כֵּן |
| מספר בלוקי מערך לוגיקה - LABs: | 540 מעבדה |
| זרם אספקת חשמל הפעלה: | 8.45 מיליאמפר |
| מתח אספקה בהפעלה: | 2.5 וולט/3.3 וולט |
| סוג מוצר: | FPGA - מערך שערים הניתן לתכנות בשטח |
| כמות אריזה במפעל: | 60 |
| תת-קטגוריה: | מעגלים משולבים לוגיים ניתנים לתכנות |
| זיכרון כולל: | 222 קילו-ביט |
| שם מסחרי: | מאךXO2 |
| משקל יחידה: | 0.046530 אונקיות |
1. ארכיטקטורת לוגיקה גמישה
שישה התקנים עם 256 עד 6864 LUT4s ו-18 עד 334קלט/פלט
2. מכשירים בעלי צריכת אנרגיה נמוכה במיוחד
תהליך מתקדם של 65 ננומטר בעל צריכת חשמל נמוכה
הספק נמוך של 22 מיקרו-וואט במצב המתנה
קלט/פלט (I/O) ניתן לתכנות (programmed) עם הפרש סיבוב נמוך
מצב המתנה ואפשרויות חיסכון בחשמל נוספות
3. זיכרון משובץ ומבוזר
זיכרון RAM משובץ sysMEM™ עד 240 kbits
זיכרון RAM מבוזר של עד 54 קילו-ביט
לוגיקת בקרה ייעודית של FIFO
4. זיכרון פלאש של משתמש על השבב
עד 256 קילו-ביט של זיכרון פלאש למשתמש
100,000 מחזורי כתיבה
נגיש דרך WISHBONE, SPI, I2C ו-JTAGממשקים
ניתן להשתמש בו כ-PROM של מעבד רך או כ-Flashזֵכֶר
5. סינכרוני מקור מהונדס מראשקלט/פלט
אוגרי DDR בתאי קלט/פלט
לוגיקת הילוכים ייעודית
7:1 הילוכים עבור קלט/פלט של תצוגה
DDR גנרי, DDRX2, DDRX4
זיכרון DDR/DDR2/LPDDR ייעודי עם DQSתְמִיכָה
6. מאגר קלט/פלט גמיש בעל ביצועים גבוהים
מאגר sysI/O™ הניתן לתכנות תומך במגוון רחב של נתוניםמגוון ממשקים:
LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
PCI
LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
SSTL 25/18
HSTL 18
חיקוי MIPI D-PHY
כניסות טריגר שמיט, היסטרזיס עד 0.5 וולט
תמיכה ב-I/O בשקעים חמים
סיום דיפרנציאלי על השבב
מצב משיכה למעלה או למטה ניתן לתכנות
7. שעון גמיש על השבב
שמונה שעונים ראשיים
עד שני שעוני קצה עבור קלט/פלט במהירות גבוההממשקים (צדדים עליונים ותחתונים בלבד)
עד שני PLLs אנלוגיים לכל התקן עם n חלקיסינתזת תדרים
טווח תדרי קלט רחב (7 מגהרץ עד 400מגהרץ)
8. לא נדיף, ניתן להגדרה מחדש ללא סוף
הפעלה מיידית - נדלק תוך מיקרו-שניות
פתרון מאובטח בעל שבב יחיד
ניתן לתכנות באמצעות JTAG, SPI או I2C
תומך בתכנות רקע של נתונים לא נדיפיםזֵכֶר
אתחול כפול אופציונלי עם זיכרון SPI חיצוני
9. שינוי תצורה של TransFR™
עדכון לוגיקה בשטח בזמן פעולת המערכת
10. תמיכה משופרת ברמת המערכת
פונקציות קשוחות על השבב: SPI, I2C,טיימר/מונה
מתנד על-שבב עם דיוק של 5.5%
TraceID ייחודי למעקב אחר המערכת
מצב חד פעמי לתכנות (OTP)
ספק כוח יחיד עם הפעלה ממושכתלָנוּעַ
סריקת גבולות בתקן IEEE 1149.1
תכנות בתוך המערכת תואם IEEE 1532
11. מגוון רחב של אפשרויות חבילה
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,אפשרויות חבילות fpBGA ו-QFN
אפשרויות אריזה קטנות
קטן עד 2.5 מ"מ x 2.5 מ"מ
תמיכה בנדידת צפיפות
אריזה מתקדמת ללא הלוגן
