LCMXO1200C-3TN144I FPGA – מערך שערים לתכנות שדה 1200 LUTs 113 IO 1.8 /2.5/3.3V -3 Spd I

תיאור קצר:

יצרנים: סריג
קטגוריית מוצר:FPGA – מערך שערים לתכנות שדה
טופס מידע: LCMXO1200C-3TN144I
תיאור: IC FPGA 113 I/O 144TQFP
מצב RoHS: תואם RoHS


פירוט המוצר

מאפיינים

תגיות מוצר

♠ תיאור המוצר

תכונת מוצר ערך תכונה
יַצרָן: סָרִיג
קטגוריית מוצר: FPGA - מערך שערים לתכנות שדה
RoHS: פרטים
סִדרָה: LCMXO1200C
מספר אלמנטים לוגיים: 1200 LE
מספר קלט/פלט: 113 I/O
מתח אספקה ​​- מינימום: 1.71 וולט
מתח אספקה ​​- מקסימום: 3.465 וולט
טמפרטורת עבודה מינימלית: - 40 C
טמפרטורת עבודה מקסימלית: + 100 C
קצב נתונים: -
מספר משדרים: -
סגנון הרכבה: SMD/SMT
חבילה/מארז: TQFP-144
אריזה: מַגָשׁ
מותג: סָרִיג
זיכרון RAM מבוזר: 6.4 קביט
RAM בלוק משובץ - EBR: 9.2 קביט
גוֹבַה: 1.4 מ"מ
אורך: 20 מ"מ
תדירות פעולה מקסימלית: 500 מגה-הרץ
רגיש ללחות: כן
מספר בלוקים של מערך לוגי - LABs: 150 מעבדה
זרם אספקת הפעלה: 21 mA
מתח אספקת הפעלה: 1.8 וולט/2.5 וולט/3.3 וולט
סוג המוצר: FPGA - מערך שערים לתכנות שדה
כמות מארז במפעל: 60
קטגוריית משנה: ICs לוגיים ניתנים לתכנות
זיכרון כולל: 15.6 קביט
רוֹחַב: 20 מ"מ
משקל יחידה: 1.319 גרם

  • קודם:
  • הַבָּא:

  • לא נדיף, ניתן להגדרה מחדש באופן אינסופי

    • הפעלה מיידית - מופעל תוך מיקרו-שניות

    • שבב בודד, אין צורך בזיכרון תצורה חיצוני

    • אבטחת עיצוב מעולה, אין זרם סיביות ליירט

    • הגדר מחדש לוגיקה מבוססת SRAM באלפיות שניות

    • SRAM וזיכרון לא נדיף ניתן לתכנות דרך יציאת JTAG

    • תומך בתכנות רקע של זיכרון לא נדיף

    מצב שינה

    • מאפשר הפחתת זרם סטטי עד פי 100

    TransFR™ Reconfiguration (TFR)

    • עדכון לוגיקה בשטח בזמן שהמערכת פועלת

    קלט/פלט גבוה לצפיפות לוגית

    • 256 עד 2280 LUT4s

    • 73 עד 271 I/Os עם אפשרויות חבילה נרחבות

    • העברת צפיפות נתמכת

    • אריזה נטולת עופרת/תואמת RoHS

    זיכרון מוטבע ומבוזר

    • עד 27.6 Kbits sysMEM™ Embedded Block RAM

    • עד 7.7 Kbits זיכרון RAM מבוזר

    • לוגיקת בקרת FIFO ייעודית

    מאגר קלט/פלט גמיש

    • מאגר sysIO™ הניתן לתכנות תומך במגוון רחב של ממשקים:

    – LVCMOS 3.3/2.5/1.8/1.5/1.2

    – LVTTL

    - PCI

    – LVDS, Bus-LVDS, LVPECL, RSDS

    PLLs של sysCLOCK™

    • עד שני PLLs אנלוגיים לכל התקן

    • כפל שעון, חלוקה והזזת פאזה

    תמיכה ברמת המערכת

    • תקן IEEE 1149.1 סריקת גבולות

    • מתנד מובנה

    • מכשירים פועלים עם ספק כוח 3.3V, 2.5V, 1.8V או 1.2V

    • תכנות בתוך המערכת תואם IEEE 1532

    מוצרים קשורים